： verilogHDL中 reg[n-1:0] mema；与 reg mema [n-1:0] ；两个语句是相同的，都是定义了reg型变量mema。A:错 B:对答案: 错9、